

INSTITUTO SUPERIOR TÉCNICO

SISTEMAS DIGITAIS

LEEC ||LEFT||LEAer

Workshop de Workflow em AMD Vivado

Autores:

Filipe Piçarra João Barreiros Coelho Rodrigues

Com o apoio de:

Prof. António Grilo Prof. Paulo Lopes filipepicarra@tecnico.ulisboa.pt joaobarreiroscoelhorodrigues@tecnico.ulisboa.pt

antonio.grilo@inov.pt
paulo.lopes@tecnico.ulisboa.pt

1º Semestre 2024/2025

Conteúdo

1	Introdução1.1O Problema	2 2
2	Relembrar lógica Booleana 2.1 Representação Binária 2.2 Portas Lógicas Básicas 2.2.1 NOT 2.2.2 AND 2.2.3 OB	3 3 4 4 4 4
3	Lógica do Circuito 3.1 Sensores 3.2 Relógio 3.3 Circuito Final	5 5 5 6
4	Implementação 4.1 Design Sources	6 8

1 Introdução

Este *Workshop* tem como objetivo a aprendizagem do *workflow* em **AMD** Vivado através de um simples exemplo, para tal, é necessária uma breve introdução aos conceitos de lógica booleana.

1.1 O Problema

Suponha que se quer desenvolver um sistema para ativar a do seu jardim. Este sistema de rega dispara a uma hora exata do dia; de modo a poupar água, o sistema só dispara se o solo estiver seco ou não for chover nas próximas horas.



Figura 1: Esquema do Sistema de Rega.

As entradas do nosso sistema são as seguintes:

- 1. **Sensor A** Sinal de **1 bit** que representa o Sensor de humidade no solo, que nos diz se o solo está seco.
- 2. **Sensor B** Sinal de **1 bit** que representa o Pluviómetro, sensor que mede se irá chover nas próximas horas.
- 3. **Relógio** Sinal de **5 bits** que nos indica as horas que já passaram no dia. No nosso caso, queremos que o sistema dispare às 19:00 (19 horas). Note-se que este relógio não faz uso da componente dos minutos.

Temos apenas uma única saída, um sinal OK, sinal de 1 bit que ativa a rega do jardim.

2 Relembrar lógica Booleana

2.1 Representação Binária

Em sistemas digitais, trabalhamos com sinais binários, estes são dígitos que podem assumir o valor 0 (LOW) ou 1 (HIGH). Esta notação facilita o entendimento do *output* dos sensores, se o **Sensor A** estiver a 1 (HIGH), então temos que está o solo está seco. De um ponto de vista eletrónico, os circuitos integrados trabalham com valores booleanos, por isso, operações com números (somas, multiplicações, etc.) têm de ser feitas em binário.

Relembremos a notação binária - para motivos de simplicidade vamos restringir-nos a trabalhar com os números naturais. Tal como na notação em base decimal onde cada digito vale uma potência de 10:

$$28473_{10} = 2 \times 10^4 + 8 \times 10^3 + 4 \times 10^2 + 7 \times 10^1 + 3 \times 10^0 \tag{1}$$

Em base dois (notação binária), cada digito vale uma potência de 2:

$$0110 \ 1110_2 = 0 \times 2^7 + 1 \times 2^6 + 1 \times 2^5 + 0 \times 2^4 + 1 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 0 \times 2^0 = 110_{10}$$
(2)

Posto isto, para representarmos o nosso relógio vamos precisar de um número de bits suficiente, cuja sua soma consiga representar todos as horas no dia - **24**. A maneiras mais prática de ver, é saber qual a potência de dois mais próxima de 24, para tal:

$$\log_2(24) = 4.58\tag{3}$$

Logo precisamos de 4.58 bits, obviamente que isto não faz sentido, por isso dizemos que precisamos de 5 bits para representar o nosso número.

Agora, para se obter o nosso número em binário que representa a hora do dia, em que o sistema ativa - 19 - fazemos sucessivas subtrações das maiores potências de base dois que "cabem" dentro do nosso número, observe:

$$19 - 2^{\lfloor \log_2(19) \rfloor} = 3 \qquad : \text{ bit } 4 \text{ ativo}$$

$$3 - 2^{\lfloor \log_2(3) \rfloor} = 1 \qquad : \text{ bit } 1 \text{ ativo} \qquad (4)$$

$$1 - 2^0 = 0 \qquad (\text{fim}) : \text{ bit } 0 \text{ ativo}$$

Ficamos então com o valor alvo do relógio, representado em 5 bits, dado por:

$$19_{10} = 1 \ 0011_2 \tag{5}$$

2.2 Portas Lógicas Básicas

Aos blocos que implementam funções lógicas combinatórias chamamos *portas lógicas*. Estas são blocos que recebem N sinais de entrada e geram M sinais de saída, de acordo com as suas regras/tabelas de verdade. No workshop vamos abordar as seguintes portas lógicas:

2.2.1 NOT

Uma porta **NOT** é uma porta de negação, cuja função é inverter o sinal de entrada: se entra $\mathbf{1}$ sai $\mathbf{0}$ e se entra $\mathbf{0}$ sai $\mathbf{1}$.

Inverter	Input	Output
	0	1
	1	0

Figura 2: Diagrama e tabela de verdade da porta NOT.

2.2.2 AND

Uma porta AND é uma porta que faz o "e"lógico entre dois sinais, ambas as entradas têm de ser 1 (HIGH) para a saída ser 1, em qualquer outro caso a saída é 0.

А	В	Output
0	0	0
1	0	0
0	1	0
1	1	1

Figura 3: Diagrama e tabela de verdade da porta AND.

2.2.3 OR

Uma porta \mathbf{OR} realiza o "ou"lógico entre dois sinais, estando a saída ativa quando um deles está a $\mathbf{1}.$

0	R
\sum	>

Α	В	Output
0	0	0
1	0	1
0	1	1
1	1	1

Figura 4: Diagrama e tabela de verdade da porta OR.

3 Lógica do Circuito

No que toca ao processamento dos sinais, temos que analisar o sistema que nos foi pedido e as suas condições:

3.1 Sensores

"o sistema só dispara se o solo estiver seco \mathbf{ou} se $\mathbf{n}\mathbf{\tilde{a}o}$ for chover nas próximas horas"

Ou seja, os sensores permitem a rega se o \mathbf{A} estiver **ativo ou B** estiver **desativado**. Sendo o diagrama:



A	B	$(\mathbf{A} \lor \neg \mathbf{B})$
F	F	Т
F	Т	F
Т	F	Т
Т	Т	Т

Figura 5: Diagrama dos Sensores

Figura 6: Tabela de Verdade dos Sensores

3.2 Relógio

Para o relógio, utilizamos um bloco de comparação, onde verificamos que a nossa entrada é igual a 10011_2 (19_{10}), para tal podemos utilizar portas **AND** que verifiquem os valores de cada bit e juntem:



Figura 7: Diagrama do verificador do relógio.

3.3 Circuito Final



Figura 8: Diagrama do curcuito final.

4 Implementação

Para implementarmos o nosso sistema de rega, temos agora de abrir o *AMD Vivado*; clicar em **Create Project**; colocar o nome **sistema_de_rega** e escolher a directoria de trabalho, ou seja aonde iremos ter o design do sistema digital assim como os ficheiros resultantes da sintese, implementação e simulação.

Quick Start Create Project ? Open Project ? Open Rampie Project ? Project name for por prior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Project name for proprior that dipendy a directry where he project data lites will be attred. Decounter data data data data data data data dat	Ele Pow Loss Wrotow Hep O: Outri-Access AMDDA Virtuado ML.Edition	Vlvado 2024.1.1	_ • X
Documentation and Tutorials > Quick Take Videos > What's New In 20241 >	Quick Start Create Project > Open Project > Open Example Project > Tasks Manage IP > Open Hardware Manager > Vivado Store >	Image: Second	
	Learning Center Documentation and Tutorias > Quick Take Videos > What's New in 2024.1 >	()	

Clicar em **next**; escolher **RTL Project** e clicar em **next** até aparecer a seleção **Default Part**, aqui é onde selecionamos a placa FPGA onde o circuito poderia ser implementado - matéria a ser abordada nos laboratórios de Sistemas Digitais. Por motivos de coerência selecionamos a mesma que consta nos guias de laboratório - **xc7a35tcpg236-1**:

Parts	Boards										
Category:	All		~	Package:	All		~		Temperature	All	
amily:	All		×	Speed:	All		×	:	Static power:	All	
Part		I/O Pin Count	Available IOBs	LUT Elements	FlipFlops	Block RAMs	Ultra RAMs	DSPs	BUFGs	Gb Transceivers	GTPE2 Tran
Search:	Q- xc7a35tcpg	⊗ ∨ (4)	matches)								
xc7a35t	cpg236-3	236	106	20800	41600	50	0	90	32	2	2
xc7a35t	cpg236-2	236	106	20800	41600	50	0	90	32	2	2
xc7a35t	cpg236-2L	236	106	20800	41600	50	0	90	32	2	2
xc7a35t	cpg236-1	236	106	20800	41600	50	0	90	32	2	2

Clicar em **next** e depois **finish**. Esta será a interface que vamos ter à frente:

=	sistema_de_reg	ga - [/home/fpicarras/Vivado/Proje	cts/sistema_de_rega/sistem	a_de_rega.xpr] - Vivado 2024.1.1						- "	×	
Eile Edit Flow Tools Reports	s Window Layout View Help Q- Quick Access								Read	y		
	μ φ Σ % % %						E Default	Layout		~		
Flow Navigator $\Xi ~~=~ ?$? ×				
V PROJECT MANAGER	Sources		Project Summary									
Settings		7 - 0 6 7	Our minut y						1		. ~	
Add Sources		\$	- Overview Dashd	board							•	
Language Templates	Design Sources Constraints		Settings Edit									
IP Catalog	✓ Simulation Sources Sim_1		Project name: Project location:	sistema_de_rega /home/fpicarras/Vivado/Projects/s	istema de rega						Т	
✓ IP INTEGRATOR	> 🗁 Utility Sources		Product family:	Artix-7								
Create Block Design	Hierarchy Libraries Compile Order		Project part: Top module name:	xc7a35tcpg236-1 Not defined								
Open Block Design			Target language:	VHDL								
Generate Block Design	Properties	? _ 🗆 🖒 >	Simulator language	: Mixed								
✓ SIMULATION		← → ○	Synthesis		Implementation							
Run Simulation			o ji ni to to									
			Status: Messages:	Not started No errors or warnings	Status: Messages:		Not started No errors o	r warnings				
✓ RTL ANALYSIS	Select an object to see proper	ties	Part:	Part: xc7a35tcpg236-1			xc7a35tcpg236-1					
Run Linter			Strategy:	Vivado Synthesis Defaults	Strategy:	Strategy: Viva			ado Implementation Defaults			
> Open Elaborated Design			<							_	>	
✓ SYNTHESIS	syntuscie Tel Console Messages Log Roports Design Runs x ? - □											
Run Synthesis	Q X ♦ < < > + %											
> Open Synthesized Design	Name Constraints Status WNS 7	TNS WHS THS WBSS	TPWS Total Power F	Failed Routes Methodology RQA S	core QoR Suggestions L	UT FF	BRAM	URAM	DSP :	Start	Elap	
	∨ ⊳ synth_1 constrs_1 Not started											
✓ IMPLEMENTATION												
Run Implementation												
> Open Implemented Design												
Y PROGRAM AND DEBUG				_								
III. Consents Ditateorem												

4.1 Design Sources

No Vivado, podemos criar várias descrições de hardware em arquivos (.vhd) separados, no nosso caso, iremos 3 *design sources*:

- 1. sensors Circuito que recebe ${\bf A}$ e ${\bf B}$ e devolve um sinal que corresponde à lógica dos sensores;
- 2. **relogio** Circuito que recebe o sinal de 5 *bits* do relógio e devolve um sinal lógico **HIGH** quando atingimos o valor alvo;
- 3. rega Circuito que combina os dois anteriores;

Comecemos pelo *sensors*. Podemos adicionar *design sources* clicando no "mais"no painel **Sources**:



Selecionamos Add or create design sources; Create File e aqui introduzimos o nome do nosso circuito, neste caso comecemos pelo *sensors* - certifique-se de quando inserir o nome, selecionar o *File type* VHDL!

O programa irá gerar um arquivo com a seguinte estrutura. Daqui conseguimos extrair as secções essenciais de um arquivo VHDL: declaração das bibliotecas (linhas 22 e 23), declaração da **entity** (linhas 27 a 29) e declaração da **architecture** (linhas 31 a 36). Na **entity** é onde definimos as nossas portas de entrada e saída e na **architecture** é onde definimos a lógica interna.

```
22
     library IEEE;
23
     use IEEE.STD LOGIC 1164.ALL;
24
25 🖯
     -- Este é um exemplo de um comentário
26
27 🖯
     entity sensors is
28
29 🔶 end sensors;
30
31 🖯 architecture Behavioral of sensors is
32
33
     begin
34
35
36 - end Behavioral;
```

Assim as portas de entra e saída de sensors são declaradas da seguinte forma:

Para declararmos os sentidos das portas, quer entrada ou saída, utilizamos as declarações, respetivamente, in ou out. Como estas entradas/saídas são apenas de 1bit, dizemos que o seu tipo de sinal é std_logic - pode-se pensar como sendo apenas um fio a levar sinal.

Já a lógica de funcionamento interna é definida escrevendo-a diretamente como ela está no diagrama 6, ficando:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
-- Este é um exemplo de um comentário
entity sensors is
    port(
        A, B : in std_logic;
        0 : out std_logic
        );
end sensors;
architecture Behavioral of sensors is
begin
        0 <= A or not B;
end Behavioral;
```

Repetindo os mesmos passos para *relogio* ficamos com um ficheiro *relogio.vhd* com o seguinte conteúdo:

```
22 | library IEEE;
23 ¦
     use IEEE.STD LOGIC 1164.ALL;
24
25 🖯 entity relogio is
26
         port(
27
             R : in std logic vector(4 downto 0);
28
             0 : out std logic
29 :
         );
30 🔶 end relogio;
31
32 🖯 architecture Behavioral of relogio is
33 begin
34 ;
         0 <= R(4) and (not R(3)) and (not R(2)) and R(1) and R(0);</pre>
35
36 - end Behavioral;
```

Repara como a porta de entrada **R** tem uma declaração diferente, isso é porque ela está representada como um vetor de 5 bits, ou seja, um conjuntos de vários sinais std_logic . Nós designers especificamos o tamanho deste vetor/*bus* através da declaração $std_logic_vector(N-1 downto 0)$ sendo *N* o tamanho do vetor.

Temos tudo para montarmos o circuito final, para isso criemos o ficheiro rega.vhd, que recebe nas suas entradas o vetor **R** com 5 bits e os sinais dos sensores **A** e **B**, com a saída **OK**:

25 🖯 entity rega is 26 port(27 A, B : in std logic; 28 : in std logic vector (4 downto 0); R 29 : out std logic 0 30); 31 A end rega;

Para ligarmos os outros componentes entram aqui novos conceitos:

- 1. Temos que instanciar os dois componentes (sensors e relogio);
- 2. Temos ainda que criar sinais que se liguem a estes dois componentes.

O que temos à nossa direita consiste na declaração dos componentes *sensors* e *relogio*, onde dizemos ao programa quais são as portas destes componentes. Abaixo temos a criação do sinais que se ligarão à saída destes componentes - pensemos neles como fios auxiliares que podem ser colocados a ligar um ponto X a um ponto Y.

Resta nos agora a declaração dos componentes e junção de sinais

```
33 🗇 architecture Behavioral of rega is
34
         -- Declaração do componente sensors;
35 🖯
         component sensors
36
         port(
37
             A, B : in std_logic;
             0
38
                  : out std logic
39
             );
40 🖨
         end component:
41
42 🖯
         -- Declaração do componente relogio;
         component relogio
43
         port(
             R : in std logic vector (4 downto 0);
44
45
             0 : out std logic
46
         );
47 🖨
         end component;
         -- Declaração dos sinais que unem as saídas
48
49
         -- dos componentes ao todo.
50
         signal out sensors, out relogio : std logic;
51
52
     begin
```

Os aspeto final da arquitetura será:

```
33 🖯 architecture Behavioral of rega is
34
        -- Declaração do componente sensors;
35 🖯
       component sensors
         port(
36
37
            A, B : in std logic;
38
            0 : out std logic
39
            );
40 🖂
         end component;
41
         -- Declaração do componente relogio;
42 🖯
         component relogio
         port(
43
44
            R : in std logic vector (4 downto 0);
45
            0 : out std logic
46
         );
47 🖂
         end component;
48 🖯
         -- Declaração dos sinais que unem as saídas
49 Á
         -- dos componentes ao todo.
50
         signal out sensors, out relogio : std logic;
51
    begin
52
        -- Instanciação de sensors
53 🖯
         sensors i : sensors
54
         port map(
            A => A,
55
56
             B => B,
57
             0 => out sensors
58 🛆
        );
         -- Instaciação de relogio
59
60 🖯
         relogio i : relogio
61
         port map(
            R => R,
62
             0 => out_relogio
63
64 🗀
         );
         -- AND entre os dois outputs
65
         OK <= out_sensors and out_relogio;
66
67 🔶 end Behavioral;
```

Repare que existe uma diferença entre a declaração e instanciação dos componentes.

A declaração vem da *keyword* **component**, onde se indica que este existe, por exemplo, uma **entity** sensors na **entity** a projectar rega e qual o I/O da **entity** sensors. É importante recordar que a descrição do arquitectura comportamental da **entity** sensors foi feita no sensors.vhd.

A instanciação é feita da descrição do comportamento d (*keyword* **begin**) e é onde indicamos que existe um componente do tipo *sensors* de nome *sensors_i*, adicionalmente neste bloco de instanciação é utilizada a *keyword* **portmap()**; para indicar quais as ligações feitas no I/O desta instaciação.

A instaciação da mesma declaração pode ser múltiplas vezes para, por exemplo, criar um sistema em que há múltiplos componentes independentes mas de arquitectura igual.